국내 연구진, 2차원 반도체 단결정 기술로 AI칩 적층길 열다

인공지능(AI) 반도체를 여러 층으로 쌓아 성능을 높이는 데 필요한 원천 기술이 국내 연구진 손으로 나왔다. 과학기술정보통신부는 8일 KAIST 강기범 교수, 울산과학기술원(UNIST) 김병조 교수, 한양대 김우희 교수, 티디에스이노베이션이 참여한 공동연구팀의 성과가 같은 날 국제학술지 네이처에 실렸다고 밝혔다.

결정핵 위치 제어 기술, 400개 패턴서 99% 단결정

2차원 반도체는 원자 한 층에서 몇 층 수준으로 얇게 만든 반도체 소재를 뜻한다. 기존 반도체 위에 새로운 회로 층을 더해 성능을 극대화할 수 있어 차세대 AI칩의 핵심 후보로 꼽힌다.

문제는 결정이 자라는 방식이었다. 원자들이 모여 만드는 결정핵이 제각각 생겨나고, 자라난 결정들이 서로 만나는 지점에서 원자 배열이 어긋나면 전자 이동을 방해해 품질이 크게 떨어진다. 정해진 영역에서만 반도체를 자라게 하는 선택성장 기술도 그 안에서 결정핵이 정확히 어디에 생길지는 확률에 맡겨져 있었다.

연구팀은 400개의 실험 패턴에서 99% 이상 단결정을 확보했다. 결정이 자라는 영역을 통째로 제어하는 데서 한 걸음 더 들어가 핵이 생기는 지점까지 지정한 것이 차이다.

산화물 장벽의 산소가 결정핵 형성을 억제한다

성공의 열쇠는 산화물 장벽이었다. 연구팀은 성장 영역을 둘러싼 산화물 장벽에서 나오는 산소 성분이 2차원 반도체인 이황화몰리브덴의 결정핵 형성을 억제한다는 사실에 주목했다.

이 억제 작용은 장벽에 가까운 가장자리에서 강하고 먼 중앙에서 약해진다. 연구팀은 이 성질을 이용해 성장 영역 중앙에 결정핵이 하나만 형성되도록 유도했고, 이 결정은 경계 없는 단결정으로 자랐다.

위치를 확률에 맡기지 않고 설계로 정할 수 있게 된 것이다. 연구팀은 이 발견이 회로 설계에 맞춰 필요한 위치에 고품질 반도체를 직접 성장시키는 제조 기술로 발전할 수 있다고 설명했다.

연산·메모리 수직 집적, 전력 소모 줄이는 경로

AI 반도체는 연산과 메모리 사이에서 데이터가 오가는 데 시간과 전력을 많이 쓴다. 두 기능을 수직으로 쌓아 붙이는 적층 구조가 대안으로 제시되는 이유다.

2차원 반도체는 얇어서 아래 회로 위에 올리기 좋지만, 균일한 품질의 단결정을 원하는 위치에 만들지 못하면 실용화가 막혔다. 결정핵 위치 제어 기술은 이 병목을 푸는 기반으로 평가받는다.

강기범 교수는 원천기술을 바탕으로 2차원 반도체를 실제 제조 공정에 적용하고, 궁극적으로 연산과 메모리를 수직으로 집적하는 차세대 AI 반도체 기술로 발전시키겠다고 밝혔다.

네이처 게재…양산 공정 적용이 다음 관문

연구 결과가 네이처에 실렸다는 것은 기술의 원천성을 국제적으로 인정받았다는 뜻이다. 국내 연구진이 반도체 소재 성장 분야에서 쌓아 온 역량이 AI칩 시대의 새로운 요구와 맞닿은 성과다.

남은 과제는 실험실 패턴 수준의 성공을 웨이퍼 전체로 확대하는 일이다. 반도체 양산 공정과의 호환성이 확인되면 회로 위에 회로를 쌓는 적층형 AI 반도체의 개발 속도에 영향을 줄 수 있다.

대표 이미지는 실리콘 웨이퍼와 반도체 칩 회로를 담은 자료 사진입니다.