엑시나, CXL 연산메모리 MX1 실측 성능 공개…처리량 최대 4.7배
엑시나가 핫칩스 2026에서 CXL 기반 연산 메모리 MX1의 구조와 실측 성능을 공개했다. 호스트 CPU가 데이터를 가져와 처리하는 방식보다 처리량은 최대 4.7배, 에너지 효율은 최대 18.7배 높게 측정됐다.
사진: Kevin Ache (새 창에서 열림) · Unsplash (새 창에서 열림)
핫칩스 2026 무대에 오른 MX1…한국 팹리스 최초 메모리 세션
MX1은 반도체 팹리스 기업 엑시나가 설계한 CXL 기반 연산 메모리 장치다. 엑시나는 25일(현지시간) 미국 스탠퍼드대학교에서 열린 반도체 학회 핫칩스 2026에서 이 장치의 하드웨어 아키텍처와 프로그래밍 모델, 실측 성능을 공개했다.
이번 발표는 한국 팹리스 기업이 핫칩스 메모리 세션에 오른 첫 사례라는 점에서 의미가 크다. IT동아 보도에 따르면 연단에는 김주현 엑시나 최고제품책임자와 소진인 삼성전자 메모리 시스템 아키텍처 수석 디렉터가 함께 섰고, 두 회사가 함께 준비한 랙 단위 CXL-PNM 연구 내용도 공개됐다.
핫칩스는 마이크로프로세서와 집적회로 분야에서 세계 최고 권위로 꼽히는 학회다. 국내에서는 리벨리온, 퓨리오사AI 등 AI 반도체 기업이 진출해 왔지만 메모리 분야 정규 세션은 이번이 처음이라, 한국 반도체 설계 역량의 지형이 AI 가속기에서 메모리로도 넓어지고 있음을 보여준다.
3,072개 RISC-V 연산 유닛이 데이터 곁에서 계산한다
MX1의 핵심은 메모리 확장과 근접 연산을 하나의 장치에 묶은 구조다. CXL 메모리 확장 영역은 DDR5-8400 채널 4개로 최대 2TB까지 구성할 수 있고, MX1 루트 포트에 연결된 SSD는 호스트가 그대로 읽고 쓸 수 있는 바이트 주소형 CXL 메모리로 노출된다.
연산 쪽에는 64비트 RISC-V 기반 메모리 연산 유닛(MU)이 탑재됐다. 32개 MU가 하나의 클러스터를 이루고, 클러스터 4개가 서브시스템을 이루며, 서브시스템 24개를 합치면 한 칩에 총 3,072개의 MU가 들어간다. 칩 전체가 공유하는 128MB 캐시와 자체 설계 NoC(네트워크온칩)로 유닛 사이 데이터 이동 병목을 줄였고, 벡터 연산은 클러스터가 공유하는 별도의 벡터 처리 엔진이 맡는다.
이런 구조는 RAG 벡터 검색, 인메모리 데이터 분석, 압축처럼 대량의 메모리 접근이 반복되는 작업을 데이터가 있는 곳에서 바로 처리하게 만든다. 고성능 CPU 코어 대신 단순 명령을 처리하는 작은 유닛 수천 개를 쓰기 때문에 회로 면적과 전력 부담을 동시에 줄일 수 있다는 것이 엑시나의 설명이다.
실측 처리량 최대 4.7배, 로컬 D램 직접 처리 대비로도 2.0배
성능 검증은 실제 데이터 분석 워크로드로 진행됐다. 메모리 압축과 해제, 파케(Parquet) 디코딩, 데이터 필터링과 집계 같은 연산을 대상으로 측정했고, 그 결과 호스트 CPU가 CXL 링크로 데이터를 가져와 처리할 때와 비교해 처리량은 최대 4.7배, 에너지 효율은 최대 18.7배 높게 나타났다고 전자신문이 보도했다.
더 주목되는 지점은 비교 기준을 더 까다롭게 잡아도 우위가 유지된다는 점이다. 호스트 CPU가 자기 로컬 D램(DDR5)의 데이터를 직접 처리하는 경우와 비교해도 처리량은 최대 2.0배, 에너지 효율은 최대 6.2배 앞선다. 데이터 이동 자체를 없애는 근접 연산의 이점이 이론이 아니라 실측으로 확인된 셈이다.
AI 데이터센터는 연산력보다 메모리 용량·대역폭·전력 효율에서 먼저 한계에 부딪히는 경우가 많다. MX1의 실측 결과는 이 병목을 칩 안쪽에서 푸는 접근이 실용적 성능 차이로 이어질 수 있음을 보여준다는 평가다.
삼성전자와 랙 단위 CXL-PNM 공동 연계
이번 발표의 또 다른 축은 삼성전자와의 협업이다. 삼성전자는 CXL 메모리 확장 장치와 CXL 지원 D램, 오픈소스 개발 도구 등을 잇달아 내며 CXL 생태계를 선도해 왔고, 엑시나는 그 생태계 위에서 연산 메모리라는 특화 영역을 파고 있는 구조다.
두 회사는 이번 핫칩스에서 MX1을 랙 규모 CXL 메모리 체계와 묶는 공동 연구 내용도 공개했다. 단일 장치의 성능을 넘어 서버 단위가 아닌 랙 단위로 메모리 풀을 구성하고 그 안에서 연산까지 끝내는 그림으로, ServeTheHome은 이 조합을 랙 스케일 CXL 메모리 플랜과 짝을 이룬 발표로 평가했다.
엑시나는 지난해 미래메모리·스토리지 콘퍼런스(FMS 2025)에서 MX1을 처음 공개했고, 한국과학기술정보연구원(KISTI)과 차세대 슈퍼컴퓨팅 인프라 구축 협약도 맺은 바 있다. 학회 발표가 실제 조달과 인프라로 이어지는 흐름이라는 점에서 상용화 무게가 실리고 있다.
2027년 초 양산…RAG·인메모리 분석이 첫 시장
엑시나는 2027년 초 MX1의 본격 양산에 들어가 고객 공급과 매출 확대에 나선다는 계획이다. 남은 관전 포인트는 첫 고객이 누구냐다. RAG 기반 검색이나 대규모 데이터 분석처럼 메모리 병목이 심한 워크로드를 운영하는 클라우드·데이터 인프라 사업자가 유력한 후보군으로 거론된다.
경쟁 구도도 빠르게 좁혀질 전망이다. 삼성전자와 SK하이닉스가 핫칩스 2026에서 차세대 HBM 병목 해법을 각각 제시했고, 글로벌 반도체 기업들도 근접 연산과 메모리 중심 아키텍처에 속도를 내고 있다. MX1이 시장에 나오는 2027년에는 CXL 생태계 자체가 더 두터워져 있을 가능성이 높다.
장기적으로는 소프트웨어가 성패를 가를 수도 있다. 근접 연산은 기존 프로그램을 그대로 옮겨 쓰는 대신 데이터가 있는 쪽으로 연산을 배치하는 설계가 필요하다. 엑시나가 프로그래밍 모델까지 함께 공개한 것은 하드웨어 성능만큼 개발자 접근성이 양산 성패를 좌우한다는 판단에서다.
자주 묻는 질문
- CXL은 어떤 기술인가요?
- 서로 다른 장치를 초고속·저지연으로 직접 연결하는 개방형 인터커넥트 표준입니다. PCIe 물리 계층 위에서 CPU와 가속기, 메모리를 묶어 메모리 확장과 공유를 지원하며, AI 데이터센터의 메모리 병목을 푸는 차세대 아키텍처로 주목받고 있습니다.
- 처리량 4.7배는 무엇과 비교한 수치인가요?
- 호스트 CPU가 CXL 링크를 통해 데이터를 가져와 처리하는 기존 방식과 단일 MX1이 메모리 안쪽에서 직접 연산했을 때를 비교한 실측값입니다. 메모리 압축·해제, 파케 디코딩, 데이터 필터링·집계 같은 데이터 분석 워크로드에서 측정됐습니다.
- MX1은 언제 양산되나요?
- 엑시나는 2027년 초 본격 양산을 시작해 고객 공급과 매출 확대에 나선다고 밝혔습니다. 이번 핫칩스 발표는 양산 전 아키텍처와 성능을 공개 검증 받는 단계라는 점에서 의미가 있습니다.